This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

MAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 11220368

(51) Intl. Cl.: G06F 1/32 G06F 1/04

(22) Application date: 03.08.99

03.03.00

(30) Priority:

03.08.98 US 98 128030

(43) Date of application

publication:

(84) Designated contracting states:

(71) Applicant: LUCENT TECHNOL INC

(72) Inventor: NICOL CHRISTOPHER JOHN

SINGH KANWAR JIT

(74) Representative:


(54) METHOD FOR **CONTROLLING POWER CONSUMPTION IN SUB-**CIRCUIT OF SYSTEM

(57) Abstract:

PROBLEM TO BE SOLVED: To compensate fluctuation in an operation condition and operation temp, and to make power consumption to min. by setting a power source voltage added to a sub-circuit to a min. level in order to confirm the proper operation of the sub-circuit by means of a decided frequency based on the characteristic of the sub-circuit.

SOLUTION: The operation system of a processing element(PE) 100 confirms a required completion time, divides the aggregation body of takes equally as much as possible, PE is considered by the task which requires much execution time and a clock frequency is adjusted in order to permit PE with a max. load to execute the assigned task within the required completion time. Thus, when the frequency is decided once, a min, power source voltage is decided. In this case, the power source voltage to be added to the sub-circuit is set to the min. level in order to confirm the proper operation of the sub-circuit by the decided frequency based on the characteristic of the sub-circuit.

COPYRIGHT: (C)2000,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-66776

(P2000-66776A)

(43)公開日. 平成12年3月3日(2000.3.3)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)
G06F	1/32		G06F	1/00	3 3 2 Z
	1/04	3 0 1		1/04	3 0 1 C

審査請求 未請求 請求項の数46 OL (全 10 頁)

(21)出願番号	特願平11-220368	(71)出願人	596077259
			ルーセント テクノロジーズ インコーポ
(22)出願日	平成11年8月3日(1999.8.3)		レイテッド
			Lucent Technologies
(31)優先権主張番号	09/128030		Inc.
(32)優先日	平成10年8月3日(1998.8.3)		アメリカ合衆国 07974 ニュージャージ
(33)優先権主張国	米国 (US)		ー、マレーヒル、マウンテン アベニュー
			600-700
		(74)代理人	100081053
			弁理士 三俣 弘文

最終頁に続く

(54) 【発明の名称】 システムのサブ回路の電力消費を制御する方法


本発明のシステムのサブ回路の電力消費

(57)【要約】

【解決手段】

【課題】 動作条件および動作温度の変動を補償できかつ消費電力を最少にするような方法および回路を提供する。

を制御する方法は、(A) 割り当てられたタスクを実行するために割り当てられた時間を確認するステップと、(B) 前記の割り当てられた時間内で割り当てられたタスクを完全に実行するために、サブ回路が動作しなければならない周波数以上の最低周波数を決定するステップと、(C) 前記サブ回路の特性に基づいて、前記決定された周波数でサブ回路の適正な動作を確認するために、前記サブ回路に加わる電源電圧を最低のレベルに設定するステップとからなることを特徴とする。



【特許請求の範囲】

(A) 割り当てられたタスクを実行する 【請求項1】 ために割り当てられた時間を確認するステップと、

- (B) 前記の割り当てられた時間内で割り当てられたタ スクを完全に実行するために、サブ回路が動作しなけれ ばならない周波数以上の最低周波数を決定するステップ と、
- (C) 前記サプ回路の特性に基づいて、前記決定された 周波数でサブ回路の適正な動作を確認するために、前記 サブ回路に加わる電源電圧を最低のレベルに設定するス 10 テップとからなることを特徴とするシステムのサブ回路 の電力消費を制御する方法。

(D) 前記サブ回路が動作すべき周波数 【請求項2】 が、前記所定の周波数に設定され、前記電圧が設定され た後、前記タスクを実行するステップをさらに有するこ とを特徴とする請求項1記載の方法。

【請求項3】 マルチプロセッササブ回路内で実行さ れ、前記割り当てられたタスクは複数のサブタスクを含 み、

サに前記サブタスクを割り当てるステップと、 をさらに有し、

その結果前記プロセッサの中の1つが、他のプロセッサ のサブタスクの処理負荷に比較して最大の処理負荷を実 行し、

前記(E)のステップは、前記(B)のステップの前に 実行され、

前記(B)のステップは、割り当てられた時間内に割り 当てられたサブタスクの処理を完全に実行すために、前 記最大のサブタスクの負荷を実行するプロセッサが動作 30 する最低周波数を確認することを特徴とする請求項1記 載の方法。

【請求項4】 (F) 前記(E) のステップにしたがっ て、前記プロセッサにサブタスクを割り当てるステップ をさらに有することを特徴とする請求項3記載の方法。

【請求項5】 前記ステップは、マルチプロセッサ集積 回路内で実行されることを特徴とする請求項1記載の方 法。

【請求項6】 前記ステップは、個々の共に動作する処 理装置を含む回路内で実行されることを特徴とする請求 40 項1記載の方法。

【請求項7】 前記決定された周波数は、予め設定され た周波数の増分量の倍数である値を採ることを特徴とす る請求項1記載の方法。

【請求項8】 前記(C)のステップは、一方が他方よ り短い以外は同一の2つの回路の動作状態に反応するこ とを特徴とする請求項1記載の方法。

【請求項9】 本発明の方法は集積回路内で実行され、 前記2つの回路は前記集積回路内に含まれることを特徴 とする請求項8記載の方法。

前記(C)のステップは、前記2個の 【請求項10】 回路のうちの短い方は故障した動作状態にあり、他方は 作動動作状態にあるように電源電圧を調整することを特 徴とする請求項8記載の方法。

(G) 割り当てられた時間内で前記割 【請求項11】 り当てられたタスクを完全に実行するために、新たなタ スクが割り当てられたときには、サブ回路が動作しなけ ればならない周波数以上の新たな最低周波数を決定する ステップと、

- (H) 前記新たな動作周波数は、前記サブ回路に対し設 定されるべきかを決定するために、最低周波数を新たな 最低周波数と比較するステップと、
- (I) 前記(H) のステップが、新たな最低周波数は前 記最低周波数よりも低いと決定したときには、前記サブ 回路が動作するよう設定された周波数を低減し、その後 サブ回路に加えられる電源電圧を低減するステップと、
- (J) 前記(H) のステップが、新たな最低周波数は前 記最低周波数よりも高くなければならなときに、サブ回 路に加えられる電源電圧を増加し、その後前記サブ回路 (E) 前記マルチプロセッササブ回路の複数のプロセッ 20 が動作するよう設定された周波数を前記新たな最低周波 数まで増加させるステップとをさらに有することを特徴 とする請求項2記載の方法。

【請求項12】 前記サブ回路の特性は周波数と電源電 圧との間の関係で表されることを特徴とする請求項1記 載の方法。

【請求項13】 (K) 前記サブ回路の出力レベルを標 準レベルに変換するステップをさらに有することを特徴 とする請求項1記載の方法。

【請求項14】 (L) 前記サブ回路の出力信号を前記 システムのタイミング信号に同期させるステップをさら に有することを特徴とする請求項1記載の方法。

【請求項15】 適用されたタスクと、前記タスクを実 行するための時間間隔の仕様に応答して、前記時間間隔 内で前記適用されたタスクを完全に実行するように最低 の動作周波数であるプロセッサの動作周波数を生成する コントローラと、

前記コントローラに応答して、前記プロセッサの電源電 圧の生成を指示する校正回路と、

前記校正回路に応答して前記プロセッサの電源電圧を生 成し、この電源電圧を前記プロセッサに与える電源と、 からなる回路において、

前記コントローラは、前記プロセッサに対し、前記電源 電圧が前記プロセッサに加えられた後、および前記プロ セッサに加えられたクロック周波数が動作の最低周波数 に設定された後、前記プロセッサが前記タスクを実行す るよう前記コントローラが指示し、その結果前記適用さ れたタスクが前記時間間隔内で完全に終了することを特 徴とする回路。

【請求項16】 前記プロセッサと前記校正回路と前記 50 電源の増幅素子の全てが、1個の回路基板上にあること

を特徴とする請求項15記載の回路。

【請求項17】 前記プロセッサと前記校正回路と前記 電源の増幅素子の全てが、集積回路内に形成されること を特徴とする請求項15記載の回路。

【請求項18】 前記回路の入力/出力ポートと前記プ ロセッサ間に配置されたレベルコンバータ回路をさらに

前記入力/出力ポートと前記プロセッサ間を通る電圧レ ベルを変換することを特徴とする請求項15記載の回

【請求項19】 前記コントローラは、前記校正回路に 加えられる第1周波数の第1クロック信号と、前記プロ セッサに加えられる第2周波数の第2クロック信号とを 生成するクロック信号生成器を有し、

前記第2周波数は、第1周波数またはそれ以下の周波数 に設定されることを特徴とする請求項15記載の回路。

【請求項20】 前記コントローラは、前記適用された タスクの結果、前記コントローラが前記プロセッサの現 在の動作周波数よりも高い動作周波数を生成するときに は、前記校正回路に対し前記電源電圧を増加させるよう 20 指示し、前記校正回路が前記電源電圧を増加させるよう 指示されたときには、前記コントローラは前記電源電圧 が増加した後のみ、前記第2周波数を前記第1周波数に 設定することを特徴とする請求項19記載の回路。

【請求項21】 前記コントローラは、前記適用された タスクの結果、前記コントローラが前記プロセッサの現 在の動作周波数よりも低い動作周波数を生成するときに は、前記校正回路に対し前記電源電圧を減少させるよう 指示し、前記校正回路が前記電源電圧を減少させるよう 指示されたときには、前記コントローラは前記電源電圧 30 が減少する前に、前記第2周波数を前記第1周波数より 低い周波数に設定することを特徴とする請求項15記載 の回路。

【請求項22】 前記コントローラは、前記適用された タスクの結果、前記コントローラが前記プロセッサの現 在の動作周波数よりも高い動作周波数を生成するときに は、前記校正回路に対し前記電源電圧を増加させるよう 指示し、前記校正回路が前記電源電圧を増加させるよう 指示されたときには、前記コントローラは前記電源電圧 が増加した後のみ前記第2周波数を前記第1周波数に設 40 定することを特徴とする請求項15記載の回路。

前記コントローラは、前記適用された 【請求項23】 タスクの結果、前記コントローラが前記プロセッサの現 在の動作周波数よりも低い動作周波数を生成するときに は、前記校正回路に対し前記電源電圧を減少させるよう 指示し、前記校正回路が前記電源電圧を減少させるよう 指示されたときには、前記コントローラは前記電源電圧 が減少する前に、前記第2周波数を前記第1周波数より 低い周波数に設定することを特徴とする請求項19記載 の回路。

前記タスクは、複数のサブタスクを含 【請求項24】 み、

前記プロセッサは、複数の処理用素子を含み、

前記コントローラは、前記処理用素子に前記サプタスク を区分けし、前記区分けに基づいて前記プロセッサの動 作周波数を生成することを特徴とする請求項15記載の 回路。

【請求項25】 前記コントローラは、前記時間間隔内 で実行を完了する最も負荷の重い処理用素子用に最低の 動作周波数を評価することにより前記プロセッサの動作 周波数を生成し、

前記最も負荷の重い処理用素子は、全体として最大の処 理時間を必要とするようなサブタスクが割り当てられた 処理用素子であることを特徴とする請求項24記載の回

前記コントローラは、処理負荷基準に 【請求項26】 基づいて複数の処理用素子間で等しくサプタスクを区分 けする目的で前記サブタスクを区分けすることを特徴と する請求項25記載の回路。

【請求項27】 前記処理用素子の入力/出力ポートに 接続されたレベルコンバータをさらに有することを特徴 とする請求項24記載の回路。

【請求項28】 前記処理用素子と前記コントローラと 前記校正回路と前記電源の増幅素子は、集積回路内で形 成されることを特徴とする請求項24記載の回路。

【請求項29】 前記校正回路は、前記プロセッサの少 なくとも一部の2個のコピーを含み、

1つのコピーは、前記プロセッサ内で前記部分が動作す るのと同じ高速で動作し、

前記他のコピーは、低速で動作することを特徴とする請 求項15記載の回路。

【請求項30】 前記プロセッサは、N個の処理用素子 を有し、

前記コントローラは、N個のコントローラのサブモジュ ールを有し、

前記校正回路は、N個の校正回路サブモジュールを有

前記電源は、N個の電源モジュールを有し、

前記i番目の校正回路サブモジュールは、i番目のコン トローラサブモジュールに応答して i 番目の電源モジュ ールに指示を出し、

前記i番目の電源モジュールは、パワーをi番目の処理 用素子に与え、

前記i番目の処理用素子は、前記i番目のコントローラ サブモジュールに応答することを特徴とする請求項15 記載の回路。

【請求項31】 前記プロセッサと前記校正回路と前記 電源の増幅素子は、集積回路内に形成されることを特徴 とする請求項30記載の回路。

前記タスクを受け入れる処理用素子を 【請求項32】 50

20

5

さらに有し、

前記タスクは、複数のサブタスクを有するときにはN個 の処理用素子間で前記サブタスクを分けることを特徴と する請求項31記載の回路。

【請求項33】 前記タスクを受け取る前記処理用素子 とプロセッサと校正回路と前記電源の増幅素子とは、集 積回路内で形成されることを特徴とする請求項32記載 の回路。

【請求項34】 前記コントローラ内に前記N個の処理 用素子の少なくとも1つの電源を切る手段をさらに有す 10 法。 ることを特徴とする請求項30記載の回路。

【請求項35】 前記処理用素子の各々と関連づけら れ、前記処理用素子の入力/出力ポートに接続されるレ ベルコンバータをさらに有することを特徴とする請求項 30記載の回路。

【請求項36】 前記レベルコンバータに接続された同 期化回路をさらに有することを特徴とする請求項35記 載の回路。

【請求項37】 コントローラ処理用素子と、

複数のタスク取扱い処理用素子と、

前記コントローラ処理用素子に応答して、前記プロセッ サの電源電圧の生成を指示する校正回路と、

前記校正回路に応答して、前記タスク取扱い用処理用素 子の電源電圧を生成する電源回路とを有し、

前記コントローラ処理用素子は、前記タスク取扱い処理 用素子に対し、選択された処理周波数でタスクを実行す るよう指示することを特徴とする回路。

【請求項38】 前記コントローラ処理用素子と、タス ク取扱い処理用素子と、校正回路は1個の回路基板上に 形成されることを特徴とする請求項37記載の回路。

【請求項39】 前記コントローラ処理用素子と、タス ク取扱い処理用素子と、校正回路は集積回路内に形成さ れることを特徴とする請求項37記載の回路。

【請求項40】 前記コントローラ処理用素子と、前記 タスク取扱い処理用素子との間に配置されたレベルコン バータをさらに有することを特徴とする請求項37記載 の回路。

【請求項41】 適用されたタスクと、前記タスクを実 行するための時間間隔の仕様に応答して、前記時間間隔 内で前記適用されたタスクを完全に実行するように最低 40 の動作周波数であるプロセッサの動作周波数を生成する 第1手段と、

前記第1手段に応答して、前記プロセッサの電源電圧の 生成を指示する第2手段と、

前記第2手段に応答して前記プロセッサの電源電圧を生 成し、この電源電圧を前記プロセッサに与える第3手段 と、

からなる回路において、

前記1手段は、前記プロセッサに対し、前記電源電圧が

に加えられたクロック周波数が動作の最低周波数に設定 された後、前記プロセッサが前記タスクを実行するよう 前記第1手段が指示し、その結果前記適用されたタスク が前記時間間隔内で完全に終了することを特徴とする回 路。

【請求項42】 割り当てられたタスクを割り当てられ た時間間隔内で完了するために、前記プロセッサを動作 させるのに必要な周波数の関数として、前記プロセッサ に電源電圧を加えるステップを含むプロセッサの動作方

【請求項43】 前記関数は、前記プロセッサ内の電力 消費を最少にするものであることを特徴とする請求項4 2記載の方法。

【請求項44】 前記周波数は、割り当てられた時間間 隔内に前記タスクを完了できるような最低レベルに設定 されることを特徴とする請求項42記載の方法。

【請求項45】 前記ステップは、リアルタイムのオペ レーティングシステムの制御の下で前記プロセッサ内で 実行されることを特徴とする請求項5記載の方法。

【請求項46】 前記割り当てられたタスクは、複数の サブタスクを有し、前記方法は、前記プロセッサ内で前 記リアルタイムのオペレーティングシステムの制御下で 実行され、前記マルチプロセッササブ回路のプロセッサ 間で前記タスクを割り当てるステップをさらに有するこ とを特徴とする請求項45記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子回路に関し、 特に電子回路内の電力消費を制御する方法と回路に関す 30 る。

[0002]

【従来の技術】集積回路は、最悪の動作状態においても 速度要件を満足するよう設計されている。ルーセントテ クノロジー社の0.35μm3.3VCOMS技術にお いては、「最悪状態での遅い速度」速度は、125℃の 温度で2.7 Vのチップ供給電圧 Vaa で規定されてい・ る。チップの最悪の場合の電力消費は、3.6 Vの最大 電源電圧で決められている。「最悪状態での遅い速度」 と「公称状態での速度」と「最悪状態での速い速度」に おけるチップ性能の差は、図1に示す通りであり、同図 においては、25段のリング発振器の周波数は異なる電 源電圧とプロセスの状態で示されている。

【0003】3.3 Vの公称動作電圧においては、「最 悪状態での遅い速度」(worst caseslow = WCS)と 「最悪状態での速い速度」(worst case fast =WC F) との間の速度差は2.2倍もある。同図に示したグ ラフからは、チップが「最悪の場合の遅い速度」のとき でも140MHzで2.1Vの電源電圧で動作するよう 設計されている場合には、電源電圧が2.1Vに落ちた 前記プロセッサに加えられた後、および前記プロセッサ 50 場合でも製造されたチップの特性は140MHzで動作

し続けるような公称規格を有している。

【0004】CMOS回路の電力消費は、動作周波数に 対しては一次で、電源電圧に対しては4次で増加する。 そのため電源電圧を低減すると電力消費を大幅に低減で きることになる。例えば公称動作電圧を3.3 Vから 2. 1 Vに落とすことにより、140MHzのチップの 公称電力消費は、回路構成を変えることなく60%低減 するができる。このことは、公称仕様の特性からのチッ プの仕様変動を測定し、この測定結果に基づいて電源電 圧を修正できることを仮定している。

【0005】電源電圧を可変にするために、プログラマ ブルdc-dcコンバータが用いられている。今日の最 も効率的なアプローチは、バックコンバータ回路(buck converter circuit) である。この回路は当業者に公知 である。

【0006】電圧を周囲温度に応じて変えることは、動 作温度が変動したりプロセスの場所が変わっても高性能 を達成する技術としてインテルのペンティアム製品群に 導入されている。これは米国特許第5,440,520 号に開示されている。このアプローチは、オンチップの 20 温度センサーと、その関連処理回路を用いて特定の電源 電圧を提供するためのオフチップである電源への規約 (情報の転送) の問題を生じさせている。

【0007】このプロセス変動の情報は、製造の最終段 階で各デバイス内にハードで組み込まれている(hard-c oded)。このアプローチは、公称の製造処理からの変動 を決定するために、各チップをテストする必要があり、 コストがかかる。数社のメーカーが、ペンティアムと互 換性のある d c - d c コンバータ回路を製造しており、 これは "Powering the Big Microprocessors", by B. T 30 ravis, EDN, August 15, pp. 31-44, 1997に開示されて いる。

【0008】近年バックコントローラ回路(buck contr oller circuit) をチップ上に集積することに興味が持 たれている。唯一のオフチップ素子は、バックコンバー 夕内に用いられるインダクタ (通常約10μΗ) とキャ パシタ (通常約30μF) である。80%の以上の効率 が、指定された電源と負荷電流の範囲において一般的に 達成されている。これに関しては、 "A High-Efficienc y Variable Voltage CMOS Dynamic dc-dc Switching Re 40 gulator," by W. Namgoong, M. Yu, and T. Meng, Proc eedings ISSCC97 pp. 380-381, February, 1997 を参照 のこと。

【0009】研究者は、またプロセスおよび温度変動を 計算するために、オンチップ電圧変更技術を実験してい る。これに関しては、 "Variable Supply-Voltage Sche me for Low Power High-Speed COMS Digital Design," by T. Kuroda et al, CICC97Conference Proceedings, and JSSC Issue of CISS97, May, 1998を参照のこと。 前掲の論文は、回路の速度は電源電圧が低下した場合で 50 応答している。何時間にも亘ってこのアプリケーション

もしきい値電圧を変えることにより維持できる(あるい は少なくともスピードの低下を最少にできる)ことを示 している。しきい値電圧を調整することは、基板のバイ アス電圧を変更することによりオンチップ上で達成でき る。これらの技術は、しきい値電圧の増加と共にリーク 電流が大きくなりすぎないようにする必要がある。

【0010】かくしてチップへの電源電圧の変動は、電 源電圧の予測しない変動をなくすことによりおよびプロ セスと動作温度の変動を考慮に入れることにより性能を 10 改善できることが知られている。

[0011]

【発明が解決しようとする課題】したがって本発明の目 的は、動作条件および動作温度の変動を補償できかつ消 費電力を最少にするような方法および回路を提供するこ とである。

[0012]

【課題を解決するための手段】本発明によれば、マルチ プロセッサチップの性能の改善は、電力消費を最少にす るために、チップの動作電圧を制御し、かつチップの処 理負荷をダイナミックに制御することにより、オン/オ フの制御よりもより大幅に達成できる。マルチチッププ ロセッサ内のコントローラは、チップ内の処理負荷を等 しくするために、個々のプロセッサにタスクを割り当 て、その後このコントローラがチップ上のクロック周波 数を低下させ、適正な動作および電源電圧を最終的に低 減しながらチップ上のクロック周波数をできるだけ低い レベルに低下させる。さらに本発明は、マルチプロセッ ·サチップ内の個々の処理素子内の電源電圧を制御し、か つマルチプロセッサチップが動作するシステム内の他の 素子の電源電圧を制御することにより電力消費が改善さ れる。

[0013]

【発明の実施の形態】図2はマルチプロセッサチップの プロック図である。このマルチプロセッサチップは、処 理用素子 (PE:processing element) 100, 10 1, 102, 103, 104を有し、各処理用素子(P E)は、中央演算処理装置(CPU)とローカルキャッ シュメモリ(図示せず)とを有する。リアルタイムのオ ペレーティングシステム(OS)が処理用素子(PE) 100内にあり、多くのデジタル信号処理用の種々のア プリケーションの中から他の処理用素子にタスクを割り 当てている。

【0014】図2のシステムの負荷は、時間と共に変動 しある時間で実行されるアプリケーションに依存してい る。例えばマルチメディアのブロードバンドアクセスシ ステム用のセットトップボックス(set-top-box) は、 HDTV信号を受信する必要がある。また同時にコンピ ュータからインターネットへデータを転送し、遠隔地に ある制御ハンドセットからのボタンによるリクエストに のダイナミックな合成物は、システム上に異なる負荷要件を課している。

【0015】最大限に利用されるシステムにおいては、利用可能なプロセッサの全ては、システムが遭遇する最大の負荷を満足する際には、最高速度で動作する必要がある。あるときにはマルチプロセッサチップの電力消費は、最大レベルにある。しかし、負荷要件が低下するとシステムは電力消費を下げなければならない。通常、コンピュータはユーザがキーを押すのを待つために、その時間の99%を費やしている。これは平均電力消費を画加的に低減させる大きな機会である。システムがその性能を落とすような特定のアプローチによって、現実の電力削減に大きな影響を与えることができる。

【0016】図2の構成において、本発明によれば処理される必要のあるアプリケーションは、処理用素子(PE)100上で実行されるリアルタイムオペレーティングシステム(real time operating system=RTOS)の制御下でN個の処理用素子(PE)100にマッピングされる。各タスクに対し実行される必要のあるインストラクションの数は分かっており、オペレーティングシステムに利用可能なようになされ、オペレーティングシステムに利用可能なようになされ、オペレーティングシステムに利用可能なようになされ、オペレーティングシステムに利用可能なようになされ、オペレーティングシステムに利用可能なプロセッサにタスクを割り当てる最適の方法を決定している。当然のことながら、中間的な目標は並行処理(parallelism)を最適に最大化することであり、全ての処理用素子(PE)100中において、図2のシステムに現れる負荷を均等に分配することである。

【0017】図2のシステム上で走るアプリケーションが、N個の同時のタスクストリームに分割されると、各 30 処理用素子(PE)の負荷は軽くなる。これにより処理用素子(PE)のクロック周波数が低減し、タスクの分割が完全に行われると、図2のシステムのクロック周波数は1/Nに低減する。上記したように周波数を低減することにより、必要な電源電圧を低下させ、そしてこの電源電圧を低下させることがシステムの電力消費をまた(4次で)低下させる。

【0018】例えば1個の処理用素子(PE)上で実行されるあるアプリケーションは、140MHzの処理用素子(PE)の動作を必要とする場合には、図1から分40かるように処理用素子(PE)は約2.7Vの電源で動作しなければならない。アプリケーションが2個の同時のタスクに分割され、2.7Vの電源で140MHzで動作するよう設計されている2個の処理用素子(PE)は70MHzで動作し、その電源電圧は1.8Vでよい。動作電圧がこのように低下すると、電力の削減は55%となる。アプリケーションが完全に2つの等しい負荷タスクストリームに完全に分割されると、そのために55%が2個のPEに対する達成可能な最大の電力削減量で50

ある。

【0019】上記の例から2個の処理用素子(PE)が用いられ、動作周波数が70MHzに低減した場合には、ここに示された低減は、140MHzで動作するあたかも1個の処理用素子(PE)が存在するかの如くタスクを実行することが望ましいということが仮定されている。即ちこの仮定とは、チップに割り当てられたタスクが終了しなければならないある時点が存在するということである。実際にはタスクが終了しなければならない特定の要件は存在しない。タスクが終了しなければならないときの要件は、チップの最高の動作周波数には関連していない。

【0020】例えば、上記のチップ(各処理用素子(PE)は140MHzで動作するものとする)は、その基本周波数は160MHzであるシステムに採用されている。このような構成においては、タスクをチップの2つの処理用素子(PE)に分割し、各処理用素子(PE)が80MHzで動作することは好ましいが、その理由はチップの入力と出力の関数をシステム内の他の素子に同期させることが容易だからである。かくしてある意味においては、それは制御を行っている割り当てられたタスクの集合体に対する予測完了時間であり、チップがサポートできる最大周波数の低減は実行されるタスクの分割により制御される。

【0021】このため処理用素子(PE)100の動作システムは必要な完了時間を確認し、できるだけ等しくタスクの集合体を(必要とされる処理時間の観点から)分割し、実行する多くの時間を必要とするタスクで処理用素子(PE)を考慮し、最大負荷の処理用素子(PE)がその割り当てられたタスクを必要とされる完了時間内に実行することを確実にするために、クロック周波数を調整することが必要である。かくして、周波数が一旦決定されると、最少の電源電圧が決定される。電源電圧の決定は、図1に示した表に対する基準により、あるいは手元のマルチプロセッサの実際の性能を評価することにより行われる。

【0022】上記したようにオペレーティングシステムは、温度変動と処理変動を追跡することによりさらに電源電圧を低減することができる。例えばチップが公称特性を有する場合には、図1の線20に沿って動作することができ、これは70MHzで動作しているときのわずか1.5Vの電源を必要とするだけである。

【0023】図2の議論に戻ると、プログラム可能な周波数クロックが適宜乗算された入力基準クロック(ライン101)を用いて高切替単位(例えば5MHz)の増分量で変更可能な位相ロックループ周波数合成回路110を介して生成される。2つのクロックが、位相ロックループ周波数合成回路110(2つの合成回路を必要とする)により生成される。これらはClkクロックとClkーLクロックであり、Clkが増分しているときに

は、Clk-LはClkよりも1周波数ステップだけ低 い。例えば、5MH2の切替単位の位相ロックループ周 波数合成回路110においては、Clkが75MHzか ら80MHzに増分するときは、Clk-Lの値は75 MHzに設定される。

【0024】Clk-Lは、処理用素子(PE)に加え られ、Clkは校正(calibration)回路120に加えら れ、この校正回路120が電源電圧指示を与える。この 電源電圧指示は、 d c - d c コンバータ 1 3 0 に与えら れ、このdc-dcコンバータ130にL-C回路14 10 Oが接続されている。d c − d c コンパータ130とL -C回路140の合成回路が電源電圧Vaa-local を生 成し、これが校正回路120にライン102を介して加 えられる。この Vaa - local 電源電圧は、また全ての処 理用素子(PE)にも与えられる(但し、オペレーティ ングシステム処理用素子 (PE) 100を除く)。

【0025】周波数Clkに遅れる周波数Clk-Lの ラグ(遅れ)を有する理由は、より高い周波数を受け入 れるために電源電圧を上げる前に、処理用素子(PE) に加えられるクロック周波数は増加してはならないから 20 である。さもないと処理用素子(PE)は適正な動作を することができない。校正回路120はライン102上 のレベルを観測して、それが処理用素子(PE)100 ~104が適正に動作できるのに必要な電圧に対応して いるか否かを決定し、また同時にライン102上の信号 がL-C回路140の出力でのリンギングが発生した場 合はいつでも、ライン102上の信号が安定するまで待 機する。

【0026】ライン121上の信号は情報(yes/no)を 処理用素子(PE) 100に与え、電源電圧が安定した 30 ことをオペレーティングシステムに通知する。電圧が安 定し、Clkが必要な周波数に到達したときには、オペ レーティングシステムはCIk-LをCIkに設定し、 その後どの処理用素子(PE)が収納できるように設定 されたかに応答するために処理用素子(PE)上へのタ スクの割り当てを変更する。

【0027】図3は新たなタスクが生成され、マルチプ ロセッサ上の負荷が増加したときのCIk、CIk-L, Vaa-local の増加状態と、マルチプロセッサ上の 負荷が減少したときのClk、Clk-L、Vaa-loca 40 1 が減少したときのタイミング図を示す。具体的に説明 すると、同図は70MHzで1.8Vの電源電圧で動作 するシステムを示し、そして負荷が3段階で140MH zに増加した状態を示す。

【0028】2.7 Vの電源が安定している時に電源電 圧プロットで示すように新たなタスクが実行されるため にイネーブルされる。図3にしたがってその後のある時 間においては、タスクが完了するとマルチプロセッサ上 の負荷を減少させる。この負荷が減少したことにより、

は2.1 Vまで低下する。これは電源電圧が減少しなが ら処理用素子(PE)が適正に動作することを行わせる ために、CIkに先行するCIk-Lでこの場合2回の ステップで行われる。

【0029】校正回路120は数種類の技術のうちの1 つを用いて、回路があるクロック周波数で動作するのに 必要な電圧を決定する。そのうちの1つの技術は、前掲 のKuroda著の文献に記載されている。処理用素子(P E) (101~104) の各々が処理用素子(PE) の 最終速度を制御するようなクリティカルパスを有するこ とが認識されると、校正回路120は処理用素子(P E) 回路のクリティカルパスを含む処理用素子 (PE) 回路の一部の2つのコピーを用いる。2つのコピーの内 1つは、若干遅くなるよう意図的に設計されたものであ

【0030】これらの両方のコピーは、クロック信号C lkでかつライン102のVaa-localの電源電圧から 動作して、その電圧が校正回路120内で調整され、一 方周波数Clkでの動作は、若干遅い処理用素子(P E) は適正に動作することはできないが、他の処理用素 子(PE)は適正に動作できるようになる。これにより 処理用素子(PE)は、それらが故障するかも知れない ポイントよりもわずかに上の電源電圧から動作する。校 正回路120内の2本のクリティカルパスのコピーは、 処理用素子(PE)101~104と同じような温度変 動を受けるので、Vaa-local の電源電圧は、温度変動 および異なる動作周波数仕様に適宜追従する。

【0031】図2のシステムのオペレーティングシステ ムを用いてシステム負荷の変動に反応する。より多くの タスクが「実行すべき」リスト内に入ると処理用素子 (PE) 100のオペレーティングシステムは、つけ加 えられた計算要件のバンランスをとりる正しい方法で計 算しそのタスクをプロセッサに分ける。その後必要な動 作周波数を計算する。

【0032】周波数は図3のステップ変動に示すよう に、システム内に漸次プログラムされている。これによ り Vaa - local の電源電圧と起こり得る回路故障上の過 剰なノイズを阻止している。例えば、システムが50M Hzで動作して、75MHzで動作する必要がある場合 には、クロック周波数は5MHzのような遅い速度でゆ っくりと増加する。さらにまた上記したように、Vaaー local の電源電圧が処理用素子 (PE) を動作させるク ロック周波数の増加に先立って増加すると、そして増加 した処理機能が必要とされる場合には、クロックは減少 した処理機能が十分満足するまで電源電圧の減少に先だ って減少する。

【0033】 Vad - local の電源電圧は、回路が故障と なる前のしばらくの間は低下するだけであるが、その時 点においてオペレーティングシステムは、不必要な処理 クロック周波数は100MHzにまで低下し、電源電圧 50 用素子(PE)を「シャットダウン」するためのゲート

14

クロック技術を採用する。当然のことながら電源電圧V aa-local は負荷の関数として変動するという事実によ り、処理用素子(PE)101~104と処理用素子 (PE) 100の間のインタフェース (およびマルチプ ロセッサチップと「外側世界」との間のインタフェー ス) の必要性を示す。このことは従来のレベルコンバー タ150によって達成される。これは処理用素子(P E) 101~104の電圧レベルと処理用素子(PE) 100の電圧レベルの間を基本的に変換する。

【0034】動作周波数を負荷に合わせること、および 10 動作周波数を追跡するために電源電圧を調整するという 概念は、各処理用素子(PE)がそれ自身の電源電圧を 有するように拡張することができる。ある種のアプリケ ーションにおいては、このアプローチの利点は明かであ るが、特に全ての処理用素子 (PE) に計算負荷が等し く分散されるようなときにはチップ毎の電圧変更が最も 効率的であるということを理解したときには最も明かと

【0035】しかし、ある種のアプリケーションにおい ては、同時に等しく分担された負荷の片に分割すること 20 ができないようなタスクに遭遇したとき、マルチプロセ ッサ内のある処理用素子(PE)は、より高い動作周波 数およびより高い動作電圧を必要とするようなタスクに 遭遇することがある。この場合、マルチプロセッサチッ プ全体の周波数と電圧を上げる必要がある。

【0036】チップ内の各処理用素子(PE)に対し、 別々の電源を用いることはオペレーティングシステムが 独立にプログラムを最低の動作周波数にさせ、各処理用 素子(PE)に対し最低の電源電圧にすることによりこ の制限を解決できる。このような構成例を図4に示す。 図4の各処理用素子(PE)は、処理用素子(PE)1 00の機能を実行する(ただし処理用素子(PE)間で タスクを分割しない場合を除いて)独立のコントローラ を必要とする。

【0037】図4に示すように、全てのコントローラは 1個のコントローラ200で実現され、これは他の処理 素子を含む集積回路の別の処理素子でもよい。各処理素 子は、校正回路120と、 dc-dcコンバータ130 と、L-C回路140のような電圧変換回路とを必要と する。コントローラ200が処理用素子 (PE) 間で図 40 4のマルチプロセッサチップに対しタスクを割り当て

【0038】個々の処理用素子(PE)が動作する周波 数が、マルチプロセッサチップが採用されているシステ ム内で互いに他の素子とは異なる場合には、同期の問題 を解決しなければならない。即ち、同期系が異なる周波 数で動作する処理用素子(PE)間(または他のシステ ム素子) 間でのデータを通信するのに必要な場合には、 同期化システムを採用しなければならない。

の集合体が、所定の時間に完了するように周波数を調整 することが可能である。このような場合、マルチプロセ ッサが採用されているシステム内で、マルチプロセッサ 対他の素子の同期の問題は最少となる。しかし、このこ とはマルチプロセッサチップの処理用素子(PE)間で のデータを交換する際は同期化の問題が依然として残

【0040】このような同期化を実行するためには、図 4の装置内の各処理用素子 (PE) は、レベルコンバー タ150, 非同期通信ネットワーク160を含む装置に 接続されている。レベルコンバータ150は処理用素子 (PE) の可変電圧スイングを固定レベルのスイングに 変換し、非同期通信ネットワーク160は異なるクロッ ク領域の問題を解決する。

【0041】マルチプロセッサにおける上記の原理は、 他のシステム構成にも拡張可能である。これには異なる 周波数と動作電圧で動作する複数の別々のプロセッサ素 子およびプロセッサ素子として通常は見なされないよう な素子を具備するシステムを含む。例えば、高速メモリ 内にパソコンの異なるアプリケーション用のプログラム 構造とデータを維持することは現在一般的に用いられて いる手法である。

【0042】新たなアプリケーションが呼び出される と、より多くの情報がこの高速メモリ内に記録され、そ れはメモリが満杯になるまで行われる。その後新たなア プリケーションが読み出されると、高速メモリ内の情報 の一部は廃棄され、別の情報がより遅いハードディスク 内に記憶され、この開放されたメモリに新たなアプリケ ーションが入れられる。高速メモリ内に記憶されている メモリは、新たなアプリケーションが読み出される前に は、古くアクセスされる可能性が低いと予測されてい

【0043】このような予測の下に高速メモリの一部は ゆっくりと開放される(保持されるのに必要なデータの 一部を記憶している)。即ち、より低いクロック周波数 が高速メモリとハードディスクと共にそれに対応して低 い電源電圧が適用される、その結果ハードディスクの操 作と高速メモリの操作の両方において全体的な電力削減 が可能となる。

【0044】上記の説明において本発明の一実施例にお いては、マルチプロセッサチップ内の全ての処理用素子 (PE) は、1個の制御された電源電圧で駆動されてい る。上記の他の実施例においては、マルチプロセッサチ ップ内の各処理用素子(PE)は、それ自身の個々に制 御された電源電圧により駆動される。しかし、この中間 が存在する、即ちマルチプロセッサチップの処理用素子 (PE) は、グループに分割され各グループの処理用素 子(PE)はそれ自身の制御された電源電圧で動作する よう構成することもできる。他の例を引用すると、図2 【0039】マルチプロセッサに割り当てられたタスク 50 の実施例は最低の電源電圧を確立するためにほとんど同

15

一の2個のクリティカルパスの回路を採用している。別の構成例としては、電圧は図1に示したのとは異なる予め設定された周波数-電圧の関係にしたがって設定することもできる。

【0045】レベルコンバータ150が、図2では処理用素子 (PE) 100と他の処理用素子 (PE) との間に配置することができるが、これは処理用素子 (PE) 100が V_{dd} で動作しないからである。処理用素子 (PE) 100はまた V_{dd} ーlocal で動作しないこともあり、この場合レベルコンバータが処理用素子 (PE) 1000と相互作用する図2の回路の入力/出力ポート間に配置される。

【0046】電源回路は、図2に示すような回路外に素子を有する必要はない。集積回路内で完全に製造されるような回路設計も存在する。

【0047】適宜のタイミング状態が適合する場合には、図3の電圧と周波数の2段階の適用をやめるような変形例も実現可能である。

【図面の簡単な説明】

【図1】0.35 μ m技術のCMOSチップにおいて電源電圧と最大動作周波数との関係を示すグラフ

【図2】本発明による電源電圧制御制御機能を有するマルチプロセッサチップのブロック図

【図3】図2の電圧制御クロックClkと図2の処理用素子に加えられるクロックClkーしと処理素子に加えられる電源電圧Vadーlocalの間の関係を示すグラフ

【図4】各処理用素子に固有の電源電圧制御機能を有するマルチプロセッサチップのブロック図


【符号の説明】

- 100, 101, 102, 103, 104 処理用素子(PE)
- 110 位相ロックループ周波数合成回路
- 120 校正回路
- 130 dc-dcコンパータ
- 140 L-C回路
- 150 レベルシフタ
- 160 非同期通信ネットワーク

V_{dd} (VOLTS)


【図1】

【図2】



【図3】 (図3) 新たなタスクの映画 タスクの集7 新たなタスクの生成

【図4】



フロントページの続き

(71)出願人 596077259

600 Mountain Avenue, Murray Hill, New Je rsey 07974-0636U.S.A. (72)発明者 クリストファー ジョン ニコル オーストラリア, スプリングウッド エ ヌ. エス. ダブリュー, チェイセリング アベニュー 12

(72)発明者 カンワー ジット シンアメリカ合衆国,07730 ニュージャージー,ハズレット,ケリー ドライブ 23